MEMORY MANAGING SYSTEM

Patent number:

JP8221317 1996-08-30

Publication date:

SHIMOO MANABU

Inventor: Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

G06F12/02; G06F12/02; (IPC1-7): G06F12/02

- european:


Application number: JP19950026716 19950215 **Priority number(s):** JP19950026716 19950215

· The State of the state of the

Report a data error here

Abstract of JP8221317

PURPOSE: To improve the utilization efficiency of memory and to shorten processing time in the management of variable length memory by dividing a part of local memory into plural memory cells and managing the state of use/unuse state of the memory cell. CONSTITUTION: The working state of each memory cell 221 for real data is managed by a bit map part 214 in a managing data area 210. When a 0 bit in the bit map part 214 represents the unuse of a corresponding memory cell 221 for the real data, and a 1 bit represents the aquisition of dynamic memory, an OS 10 checks sequentially each bit in the bit map part 214 in the managing data area 210 from a leading bit, and searches a place where the 0 bit exists. When the 0 bit is found out, a working state is set by turning the bit to 1, and the memory cell 221 for the real date in accordance with the bit is allocated by delivering the address so as to be used by the program 20.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平8-221317

(43) 公開日 平成 8年 (1996)8 月 30日

(51) Int. CI. 6

GO6F 12/02

識別記号 530

FI

G06F 12/02 技術表示箇所

庁内整理番号

530 B


(72) 発明者 下尾 学 東京都府中市東芝町1番地 株式会社東 府中工場内	#	査請求 未請求 請求項の数 2	OL	(全 6 頁)
(22) 出願日 平成 7年(1995)2 月 15日 神奈川県川崎市幸区堀川町72番地 (72) 発明者 下尾 学 東京都府中市東芝町1番地 株式会社東 府中工場内	(21) 出願番号	特願平7-26716	(71)	
(72) 発明者 下尾 学 東京都府中市東芝町1番地 株式会社東 府中工場内	(22) 出願日	平成 7年 (1995)2 月 15日		
府中工場内			(72)	
				東京都府中市東芝町 番地 株式会社東
(7/) 代理人				府中工場内
(17) 10年入 月在工 捐放 件光			(74))代理人 弁理士 猪股 祥晃

(54) 【発明の名称】メモリ管理方式

(57)【要約】

【目的】ビットマップを使用して動的メモリ管理を行 い、メモリの利用効率の向上及び可変長メモリ管理にお ける処理時間の向上を図ったメモリ管理方式を提供する こと。

【構成】マイクロプロセッサからの指令に応じデータの ローカルメモリ内のメモリの割り付けと開放を行なうメ モリ管理方式において、ローカルメモリの一部を固定長 の複数のメモリセルに分割し、複数のメモリセルにそれ ぞれビットを対応させるとともに当該メモリセルの使用 中・未使用の状態を示すビット値として記憶するビット マップを管理データ領域に設け、このビットマップを管 理してメモリの割り付けと開放を行っているので、固定 長メモリブロックのメモリ管理では、メモリブロックの サイズやその個数に拘らず効率的なメモリ管理が可能と なり、また可変長メモリブロックのメモリ管理では、処 理が一定の速度で高速に実施することが可能となる。



Ž

30

2

【特許請求の範囲】

【請求項1】 マイクロプロセッサからの指令に応じデータのローカルメモリ内のメモリの割り付けと開放を行なうメモリ管理方式において、前記ローカルメモリの一部を固定長の複数のメモリセルに分割し、前記複数のメモリセルにそれぞれビットを対応させるとともに当該メモリセルの使用中・未使用の状態を示すビット値として記憶するビットマップを管理データ領域に設け、このビットマップを管理してメモリの割り付けと開放を行なうことを特徴とするメモリ管理方式。

【請求項2】 マイクロプロセッサからの指令に応じデータのローカルメモリ内のメモリの割り付けと開放を行なうメモリ管理方式において、前記ローカルメモリの一部を固定長の複数のメモリセルに分割し、前記複数のメモリセルにそれぞれビットを対応させるとともに当該メモリセルの使用中・未使用の状態を示すビット値として記憶するビットマップと、前記ビットマップにおける未使用の状態を示すメモリセルの先頭位置およびこの先頭位置のメモリセルに連続する未使用の状態のメモリセルの個数を管理データ領域に設け、メモリの割り付けと開放を行うことを特徴とするメモリ管理方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロプロセッサの オペレーティングシステムでローカルメモリ上のメモリ ブロックを管理するメモリ管理方式に関するものであ る。

[0002]

【従来の技術】マイクロプロセッサのオペレーティングシステムでローカルメモリ上の固定長並に可変長の従来のメモリ管理方式を図5並に図6を参照して説明する。(1)ローカルメモリ上にあるメモリ域を固定長メモリプロックに分割し、各メモリプロックの割り付けと開放の管理をする場合、図5に示すように各メモリプロック102(メモリブロック1,2,…n)をリンク情報111、状態112、データ113で構成する。リンク情報111と状態112を管理データ114と呼ぶ。一方、メモリブロック102中のデータ113を実データ115と呼ぶ。1はマイクロプロセッサ(CPU)、10はオペレーティングシステム(OS)である。

【0003】このリンク情報111と状態112を使って、以下のようにしてメモリブロック102の管理を行う。未使用のメモリブロックは、未使用のポインタ101を先頭とし、各メモリブロック102のリンク情報111を使うリンクを構成する。プログラム20からメモリの獲得要求があった場合は、未使用のリンクからメモリブロック102を獲得し、状態を使用中にした後、その実データ115をプログラム20によって使えるように割り付けする。

【〇〇〇4】使用中のメモリブロックは、ブログラム2

○の中で利用されているため未使用のポインタ101によって管理されることはない。しかし、管理データ114を含むデータそのものは動的メモリ管理領域100に存在する。プログラム20が獲得していたメモリブロック102を開放する場合は、そのメモリブロック102の状態112を未使用に設定し、未使用のポインタ101によって構築されるリンクの先頭または最後につなぐ。

【0005】したがって、従来技術による固定長メモリ ブロックの管理では、各メモリブロック中の実データ 1 1 5 の大きさが管理データ 1 1 4 の大きさより小さい場合、実際にメモリの割り当てに使用される実データ 1 1 5 よりこれを管理する管理データ 1 1 4 の方が大きくなる可能性がある。

【0006】(2)ローカルメモリ上にあるメモリ域を可変長メモリブロックとして割り付けと開放の管理をする場合、図6に示すように各メモリブロック122(メモリブロック1,2,…n)をリンク情報131、状態132、サイズ133、データ134で構成する。リンク情報131、状態132、サイズ133の3個を合わせて管理データ135と呼ぶ。一方、メモリブロック122中のデータ134を実データ136と呼ぶ。

【0007】このリンク情報131、状態132、サイズ133を使って、以下のようにしてメモリブロックの管理を行う。可変長メモリブロックの各メモリブロック122(メモリブロック1,2,…n)は、可変長メモリ管理ポインタ121を先頭として各メモリブロック122のリンク情報131を使うリンクを構成する。この場合、未使用のメモリブロックと使用中のメモリブロックが混在しているため、未使用のメモリブロックを探すために、各メモリブロック122をリンクの先頭から1つ1つたどってそのメモリブロック122の状態132を検査し割り当てが可能か否か判断する。

【0008】プログラム20からメモリの獲得要求があった場合は、可変長メモリ管理ポインタ121のリンクからプログラム20が要求したサイズが収まる大きさの未使用のメモリブロック122を探し、そのメモリブロック122の状態132を使用中にした後、その実データ136をプログラム20によって使えるように割り付けする。このとき、メモリブロック122の実データ136がプログラム20が要求したサイズより大きい場合、2つのメモリブロック122に分割し、一方をプログラム20に割り付けし、もう一方を未使用のメモリブロック122として可変長メモリ管理ポインタ121にリンクする。分割によって2つのメモリブロック122のサイズ133は、それぞれの大きさに変更する。

【0009】プログラム20が獲得していたメモリブロック122を開放する場合は、そのメモリブロック12 2の状態132を未使用に設定し、リンクの前後のメモリブロックが未使用の状態であれば、1個の大きなメモ リブロックに組み立てる。

【0010】このようにして可変長メモリブロックを管理するために、リンクの始めの方にあるメモリブロック122では、後方のメモリブロック122では、後方のメモリブロック122では、後方のメモリブロック122では、後方のメモリブロック122では、後方のメモリブロックはり少ない大きさのメモリ獲得要求があったとき、そのメモリブロックを2つに分割し、要求に最適な大きさにするため、メモリブロックの個数が増え後方のメモリブロックの検査に要する時間に抽車をかけることになる。

[0011]

【発明が解決しようとする課題】ところで、上記した従 来技術では下記のごとき欠点がある。

(1) 固定長メモリブロックでデータ (メモリセル) を 管理する場合、管理データが実データより大きくなりメ モリの利用効率が悪くなる。

【0012】(2)動的に割り付け/開放を行うメモリ 域を管理する場合、固定長のデータだけでなく、可変長 のデータを必要とすることがある。この場合、固定長お よび可変長のデータの管理を同じデータ構造を利用して 実現できることが好ましく、また、可変長メモリブロックのメモリ管理を行う場合、割り当てと開放の処理時間 がそのときと場合によって一定ではなくなる。

【0013】本発明は上記欠点を解消するためになされたもので、その目的はメモリの利用効率の向上及び可変 長メモリ管理における処理時間の向上を図ったメモリ管 理方式を提供することにある。

[0014]

【課題を解決するための手段】上記目的を達成するために、本発明の請求項1のメモリ管理方式は、マイクロプロセッサからの指令に応じデータのローカルメモリ内のメモリの割り付けと開放を行なうメモリ管理方式において、前記ローカルメモリの一部を固定長の複数のメモリセルに分割し、前記複数のメモリセルにそれぞれビットを対応させるとともに当該メモリセルの使用中・未使用の状態を示すビット値として記憶するビットマップを管理データ領域に設け、このビットマップを管理してメモリの割り付けと開放を行なうことを特徴とする。

【0015】本発明の請求項2のメモリ管理方式は、マイクロプロセッサからの指令に応じデータのローカルメモリ内のメモリの割り付けと開放を行なうメモリ管理方式において、前記ローカルメモリの一部を固定長の複数のメモリセルに分割し、前記複数のメモリセルにそれぞれビットを対応させるとともに当該メモリセルの使用中・未使用の状態を示すビット値として記憶するビットマップと、前記ビットマップにおける未使用の状態を示すメモリセルの先頭位置およびこの先頭位置のメモリセルに連続する未使用の状態のメモリセルの個数を管理データ領域に設け、メモリの割り付けと開放を行うことを特

徴とする。

[0016]

【作用】本発明(請求項1及び請求項2対応)によれば 以下の如き作用を奏する。

(1) このような構成にすることでメモリセルのサイズ が小さくなった場合でも、管理用のデータの領域は実デ ータの領域より相対的に大きくなることはない。

【0017】(2)固定長のメモリ管理のデータ構造を使用して、各メモリセルを連続して割り当てが可能なような上位概念を導入することで、メモリセルのサイズの n倍(ここで、nは1以上でメモリセル全体の個数未満の任意の値)の可変長データを割り当てることが可能となる。

【0018】(3)可変長のメモリ管理において、固定 長メモリ管理のデータに可変長タグ部を追加する。可変 長タグ部は、メモリセルの開始とメモリセルの個数で構成される可変長タグの集合体である。可変長タグは、2 倍以上のメモリセルを連続して割り当てる場合に、割り 当てたメモリセルの開始位置とメモリセルの個数を記録 20 するために使用する。このようなデータ構造によって、 可変長メモリ管理におけるメモリ割り当ての処理時間の 高速化が図られる。

[0019]

【実施例】以下、本発明の実施例を図を参照して説明する。図1は本発明の第1実施例の構成図であり、本実施例では既に説明した図5に示した従来方式の個々のメモリブロック102にある管理データ114に代えて、実データを統括管理する管理データ領域210を設けた点に特徴がある。

30 【0020】図1に示すように、固定長のメモリ管理において、(実データの)アドレス部211、(実データの)サイズ部212、(実データ領域の中の各)セルのサイズ(バイト数)部213、ピットマップ部214から構成される管理データは、管理データ領域210に配置し、この管理データを使用して実データの内容を管理する。実データ領域220には、メモリセル221の集合体からなる実データが配置され、管理データとは別の場所に格納されている。

【0021】また、管理データ中のアドレス部211 40 は、実データが存在する場所を示す。サイズ部212 は、実データの全体の大きさ(パイト数)を示す。セル のサイズ部213は、実データ領域中の各メモリセル2 21の大きさ(パイト数)を示す。ビットマップ部21 4は、実データ領域中の各メモリセル221が使用中で あるか、未使用であるかを0か1で表すビットマップの 配列を示す。このような構成により管理データ中のビットマップ部214で実データ領域中のメモリセル221 の使用状況が把握でき、動的なメモリの管理が可能とな る。

50 【OO22】図1に示すように、動的メモリ管理領域の

管理データと実データは、それぞれローカルメモリ2上の管理データ領域210と実データ領域220に配置される。実データは、管理データ領域210のアドレス部211でその先頭部分が示され、実データ中の各メモリセル221は、管理データ領域210のセルのサイズ部213で示される大きさ(バイト数)である。各メモリセル221は、ローカルメモリ2上の実データ領域220に連続して配置され、その全てを動的なメモリ空間として使用することができる。

【0023】しかして、本実施例の特徴は、図2に示すように、実データの各メモリセル221を管理データ領域210のビットマップ部214で利用状態を管理し、さらに、ビットマップ部214のビットが0のそれに対応する実データのメモリセル221が未使用であり、ビットマップ部214のビットが1の時のそれに対応する実データのメモリセル221が使用中であることを表すことである。

【0024】次に、本実施例におけるプロセッサのローカルメモリ上に固定長メモリブロックのメモリ管理をする場合について説明する。今、プログラム20が動的メモリの獲得を要求すると、オペレーティングシステム(OS)10は、管理データ領域210中のビットマッ

プ部214の各ビットを先頭から順番にチェックし、ビットが0である場所を探す。見つかればそのビットを1にして使用中の状態にし、そのビットに対応する実データのメモリセル221をプログラム20が利用できるように、アドレスを渡すことによって割り付ける。

【0025】逆に、プログラム20が獲得していたメモリを開放する場合、オペレーティングシステム (OS) 10は、プログラム20が渡したメモリブロックのアドレスを基に実データ中のメモリセル221の位置を計算し、管理データ領域210中のこれに対応するビットマップ部214のビットを0にする事によって未使用状態にし、そのメモリの開放を行う。

【0026】未使用のメモリセル221を探すために、ビットマップ部214を先頭から1ビットずつチェックすると処理に時間がかかるので、バイト単位もしくはプロセッサが1回の処理で扱えるビット数を単位としてその単位の全てのビットが1でなければその中に未使用のメモリセルがあることが分かる。このようにして処理の高速化を行うことも可能である。

【0027】上述したように、本実施例によれば、動的メモリ管理における管理データ領域210は、アドレス部221,サイズ部212、セルのサイズ部213が一定の大きさを占め、ビットマップ部214の大きさが実データ中のメモリセル221の個数に比例する。そのため、従来方式における実データの大きさと管理データの大きさの中に占める管理データの割合と比較すると、本実施例おけるその割合は小さく、動的メモリ管理領域200を効率的に利用することが可能となる。

【0028】図3は本発明の第2実施例の構成図であり、本実施例では、管理データ領域230と実データ領域220によって動的メモリ管理領域2が構成され、実データ領域220は、上記第1実施例と同じように固定

データ領域220は、上記第1実施例と同じように固定 長サイズのメモリセル221からなる。管理データ領域 230は、(実データの) アドレス部231、(実デー タの) サイズ部232、(実データの中の各) セルのサ

イズ (バイト数) 部233、ビットマップ部234および可変長タグ部235から構成される。

10 【0029】したがって、本実施例では、可変長のメモリを割り当てる際に、メモリセル221のサイズの正数 倍の個数の領域を連続して割り当てることができ、このとき何個分のメモリセル221を連続して割り当てたか を管理するために、可変長タグ部235を使用するものである。

【0030】次に、本実施例におけるプロセッサのローカルメモリ上に可変長メモリブロックのメモリ管理をする場合について説明する。今、プログラム20が動的メモリの獲得を要求すると、オペレーティングシステム

20 (OS) 10は、要求に足るだけのサイズ分のメモリセル221を獲得できる場所を探す。つまり、管理データ領域230中のビットマップ部234の各ビットを先頭から順番にチェックし、連続した複数のビットがOである所を割り当て可能な場所とする。それが見つかれば、その連続したビットを1にして使用中の状態にし、そのビットに対応する実データのメモリセル221をプログラム20が利用できるように、アドレスを渡すことによって割り付ける。さらに、可変長タグ部235の可変長タグにメモリセル221の開始位置241と割り当てた30 セルの個数242を登録する。

【0031】逆に、プログラム20が獲得していたメモリを開放する場合、オペレーティングシステム (OS) 10は、プログラム20が渡したアドレス情報を基に可変長タグ部235の可変長タグをチェックし、そのアドレス情報に一致した可変長タグのセルの開始241で示されるメモリセル221の開始位置を求め、それに対応するビットマップ部234のビットをタグエントリーのセルの個数242に登録されている個数分のビットを0にすることによって、未使用状態にしてメモリの開放を40 する。

【0032】上記したように、本実施例では、未使用のメモリセル221を探すために、ビットマップ部234を1ビットづつ順番にチェックする処理としてもよいが、第1実施例と同様にバイト単位またはプロセッサが一度に処理できるビット数を単位としてチェックすることで、処理の高速化を行うことができる。

【0033】したがって、本実施例によれば固定長メモリブロック管理をベースとした可変長メモリブロック管理が可能となるので、上記第1実施例の効果に加えて、次の効果が得られる

50 次の効果が得られる。

【0034】すなわち、メモリの割り当ての時のメモリブロックの分割とメモリ開放時のメモリの組み立ての必要がなくなり、処理の高速化が図ることが可能となり、一定の処理時間でメモリの割り当てと開放ができるようになる。

[0035]


【発明の効果】以上説明したように、本発明によれば、固定長メモリブロックのメモリ管理を行う場合、メモリブロックのサイズやその個数に拘らず効率的なメモリ管理が可能となる。また可変長メモリブロックのメモリ管理を行う場合、処理が一定の速度で高速に実施することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1実施例のメモリ管理方式の構成図。

【図2】図1の管理データ領域中のビットマップ部と実 データ中のメモリセルの対応を示す図。

【図1】



【図3】本発明の第2実施例のメモリ管理方式の構成図。

8

【図4】図3の管理データ領域中のビットマップ部、可変長タグ部と実データ中のメモリセルの対応を示す図。 【図5】従来技術による固定長メモリブロックのメモリ


管理方式の構成図。 【図6】従来技術による可変長メモリブロックのメモリ

【符号の説明】


管理方式の構成図。

10 1…マイクロプロセッサ(CPU)、2…ローカルメモリ、10…オペレーティングシステム(OS)、20…プログラム、200…動的メモリ管理領域、210,230…管理データ領域、220…実データ領域、211,231…アドレス部、212,232…サイズ部、213,233…セルのサイズ部、214,234…ビットマップ部、221…メモリセル、235…可変長タグ部、241…セルの開始、242…セルの個数。

【図2】




【図4】



【図3】





【図6】

